PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-171013

(43)Date of publication of application: 14.07.1988

(51)Int.CI.

H03H 17/02 H03M 1/00

(21)Application number: 62-002362

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

08.01.1987


(72)Inventor: MURAKI KENJI

(54) DIGITAL SIGNAL PROCESSOR

(57)Abstract:

PURPOSE: To obtain an output signal to effectively use the capacity of a device in the succeeding stage by matching a sampling frequency to the frequency of the digital de vice in the succeeding stage in the case of A/D conversion and processing of the output in a digital signal processor.

CONSTITUTION: A signal corresponding to the sampling frequency of the digital device connected in the succeeding stage is inputted to a controller 1. The sampling frequency of an A/D converter 3 is controlled by the controller 1 so that it is equal to the sampling frequency in the succeeding stage. A signal processor 4 selects the same frequency as the succeeding stage from programs for plural sampling frequencies and processes the output signal of the A/D converter. By this constitution, a sampling rate converter is omitted, and the quality of signal is improved and the number of parts is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

19日本国特許庁(JP)

① 特許出額公開

⑫ 公 開 特 許 公 報 (A) 昭63-171013

⑤Int Cl.⁴

識別記号

厅内整理番号

母公開 昭和63年(1988) 7月14日

H 03 H 17/02 H 03 M 1/00 Z-6903-5 J 6832-5 J

審査請求 未請求 発明の数 1 (全 3 頁)

図発明の名称 ディジタル信号処理装置

②特 願 昭62-2362

20出 願 昭62(1987)1月8日

@ 発 明 者 村 木 健 司

大阪府門真市大字門真1006番地 松下電器產業株式会社内

①出 願 人 松下電器産業株式会社 大阪府門真市大字門真1006番地

②代理人 弁理士中尾 敏男 外1名

明 郷 津

1、発明の名称

ディジタル信号処理装置

2、特許請求の範囲

外部からの制御信号を入力する制御装置と、アナログ信号を入力し、前記制御装置からの制御に応じたサンブリング周波数のディッタル信号に変換するアナログディジタルコンパータと、複数のサンブリング周波数用のブログラムを持ち、前記制御装置の制御に対応したブログラムで前記ディジタル信号を処理するディジタル信号を処理装置。

3、発明の詳細な説明

産薬上の利用分野

本発明は、ディジタルオーディオ機器に用いられるディジタル信号処理装置に関するものである。 従来の技術

近年、コンパクトディスクプレーヤ,衛星放送 受信機などのディジタル機器が普及してきている。 また、ディジタルオーディオテーブレコーダ(以 下DAIと略す)も実用化される予定である。とのようなディジタルソースの充実を背景に、ディジタル信号を処理することのできるディジタルコントロールアンプが開発されている。このディジタルコントロールアンプは、アナログ・ディジタルの入出力に対応できるように作られている。
以下図面を参照しながら、従来のディジタルコントロールアンプで、アナログ入力・ディジタルコントロールアンプで、アナログ入力・ディジタル

出力の場合のディジタル信号処理装置について説

明を行う。

第2図は、従来のディジタル信号処理装置の構成を示すものである。第2図において、8はアナログ信号の入力端子、では前記アナログ信号を一定のサンプリング周波数のディジタル信号に変換するアナログディジタルに号を処理するディジタルシグナルプロセッサ(以下DSPと終とのディジタル機器のサンブリング周波数に変換するサンプリングレートコンバータ(以下SRCと略

す)、1 Oは S R C 9 からのディジタル信号の出 力端子である。

以上のように構成されたディジタル信号処理装 選について、以下その動作を説明する。

まず、アナログ信号入力端子のにアナログ信号
が入力される。このアナログ信号は、ADG7によりディジタル信号に変換される。現在のディジタル信号に変換される。現在のディジタル信号に変換される。現在のディジタル信号は、DSPBでメーンコンパクトディスクと同じ44.1 KBzがる。このディジタル信号は、DSPBでメーンコントロール、残響付加などのディジタル信号は、ディジタルに号のサンブリング周波数を役割し、対策のサンブリング周波数を役割しまする。それで変換する。そして、ディジタル信号出力端子10から出力する。

発明が解決しようとする問題点

しかしながら、上記のよりな構成では、一定のサンブリング周放数でAD変換するため、後段のディジタル機器の性能が十分に生かせないという

号出力が得られる。

哭施例

以下、本発明の一実施例について、図面を参照 しながら説明する。

第1図は、本発明の一実施例におけるディジタル信号処理装置を示すものである。第1図において、1は外部からの制御信号に応じて後述のDAC、DSPを制御する制御装置、2はアナログ信号入力端子、3はアナログ信号を制御装置1の制御に応じたサンプリング周波数のディジタル信号を処理するDSP、5はDSP4からのディジタル信号を処理するDSP、5はDSP4からのディジタル信号の出力端子である。

以上のように構成されたディジタル信号処理装 健について、以下その動作について説明する。

まず制御装置1 に制御信号が入力される。との 制御信号は後段に接続するディジタル機器のサン プリング周波数の情報を持っている。

次にアナログ信号入力端子2に入力されたナナログ信号はADC3でディジタル信号に変換され

問題点がある。すなわちたとえば 4 4.1 KHz サンブリングのディジタル信号処理装値の出力を 4 8 KHz サンプリングの D A Tへ入力するような場合である。

本発明は上記問題に鑑み、後段のディジタル機器の性能に合うディジタル信号を出力するディジタル信号を出力するディジタル信号を出力する。

問題点を解決するための手段

この目的を達成するために、本発明のディジタル信号処理装値は、制御信号により、ADCとDSPのサンプリング周波数を制御する制御装置と、前記制御装置の制御に応じたサンプリング周波数でアナログ信号をディジタル信号に変換するADCと、前記ディジタル信号を前記制御装置の制御に応じたプログラムで処理するDSPとから構成されている。

作用

この構成により、後段のディジタル機器のサンプリング周波数で▲D変換,信号処理が行なわれ、 後段の機器の性能が十分生かされるディジタル信

る。この時のサンプリング周波数は制御装置1からの制御に従っており、接段に接続されるディジタル機器のサンブリング周波数と同一である。
▲ D C 3 が出力したディジタル信号は、D S P 4 で処理される。D S P 4 には複数のサンプリング周波数に対応したプログラムが用意されており、制御装置1からの制御により処理プログラムが選ばれる。

DSP4で処理されたディジタル信号は、ディジタル信号出力端子6から出力される。

以上のように、本実施例によれば、ADC3とDSP4を複数のサンプリング周波数に対応させることにより後段のディジタル機器の性能を十分に引き出せるディジクル信号を出力でき、さらに、SRCによる信号の劣化をなくし、部品数も減らせる優れたディジタル信号処理装置を提供するものである。

なお本実施例では、ディジタル信号を出力する 場合について述べたが、ディジタル信号をアナロ グ信号に変換して出力としても良い。再生される アナログ信号の帯域はディジタル信号のサンプリング周波数が高い方が広くなる。したがって、 4 4.1 KHzの固定サンプリング周波数の場合に較べて、ディジタル信号処理装置を4 8 KHz に対応させている場合にはアナログ入力の再生帯域が広

発明の効果

くなる。


本発明は、ADCとDSPを複数の周波数に対応させることで、後段に接続するディジタル機器の性能に十分なディジタル信号を供給することができる優れたディジタル信号処理装置を実現できるものである。

4、図面の簡単な説明

第1図は本発明の一実施例におけるディジタル 信号処理装置のブロック図、第2図は従来のディ ジタル信号処理装置のブロック図である。

1 ……制御装置、2,8……アナログ信号入力 端子、3,7……アナログディジタルコンバータ、 4,8……ディジタルシグナルブロセッサ、5, 10……ディジタル信号出力端子、9……サンプ リングレートコンパータ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



図

採

